# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-153760

(43)公開日 平成10年(1998) 6月9日

(51) Int.Cl. 6

體別記号

G02F 1/133

550

FΙ

G02F 1/133 550

G09G 3/36

G09G 3/36

# 審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出願番号

特膜平9-258653

(22)出廣日

平成9年(1997)9月21日

(31) 優先権主張番号 特願平8-251593

(32)優先日

平8 (1996) 9 月24日

(33)優先権主張国

日本 (JP)

(71)出廣人 000221339

東芝電子エンジニアリング株式会社

神奈川県川崎市川崎区日進町7番地1

(71)出額人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 佐々木 喇

神奈川県川崎市川崎区日進町7番地1 東

芝電子エンジニアリング株式会社内

(72)発明者 清水 簡

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内


(74)代理人 弁理士 鈴江 武彦 (外6名)

#### (54) 【発明の名称】 液晶表示装置

# (57)【要約】

【課題】額縁寸法および製造コストを不必要に増大させ ることなくより大きな画面サイズあるいはより高い解像 度を得る。

【解決手段】液晶表示装置は複数の液晶画素のマトリク スアレイ、複数の走査線、および複数の信号線を有する 液晶パネルと、各走査線を介して1行の液晶画素を選択 し、複数の信号線を介して選択行の液晶画素の電圧を制 御する表示制御回路とを備え、表示制御回路はこれら信 号線を順次駆動する信号線ドライバを含み、信号線ドラ イバはクロック信号および画索データ信号を伝送する渡 り配線10によりカスケード接続され各々クロック信号 に同期して画素データ信号を順次所定数の信号線に供給 する複数のドライバIC1を有する。特に各ドライバI C1は次段に出力されるクロック信号のデューティ比を 調節することによりクロック信号波形を整形するデュー ティサイクルレギュレタ6を有する。



### 【特許請求の範囲】

【請求項1】 複数の液晶画素のマトリクスアレイ、前記複数の液晶画素の行に沿って形成される複数の走査線、および前記複数の液晶画素の列に沿って形成される複数の信号線を有する液晶パネルと、

前記複数の走査線の各々を介して1行の液晶画素を選択し、前記複数の信号線を介して選択行の液晶画素の電圧 を制御する駆動回路とを備え、

前記駆動回路は前記複数の信号線を順次駆動する信号線 ドライバを含み、前記信号線ドライバは少なくともクロック信号および表示信号を伝送する変り配線によりカスケード接続され各々クロック信号に同期して表示信号を順次所定数の信号線に供給する複数のドライバICを有し、各ドライバICは次段のドライバICに出力されるクロック信号のデューティ比を開節することによりクロック信号波形を整形するクロック波形整形回路を有する液晶表示装置。

【請求項2】 前記液晶パネルは前記複数の信号線が形成されるガラス板を有し、前記渡り配線は前記ガラス板上に形成される請求項1に記載の液晶表示装置。

【請求項3】 前記複数のドライバICは前記渡り配線 に前記ガラス板で接続される半導体ベアチップである請 求項2に記載の液晶表示装置。

【請求項4】 前記液晶パネルは前記複数の信号線が形成されるガラス板を有し、前記渡り配線は前記ガラス板上に配置されたフレキシブル基板上に形成される請求項1に記載の液晶表示装置。

【請求項5】 前記クロック波形整形回路はクロック信号のデューティ比を1:1に調整するデューティサイクルレギュレタを備える請求項1に記載の液晶表示装置。

【請求項6】 デューティサイクルレギュレタはPLL 回路により構成される請求項1に記載の液晶表示装置。

【請求項7】 デューティサイクルレギュレタはDLL 回路により構成される請求項1に記載の液晶表示装置。 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、複数の液晶画素がマトリクス状に配置される液晶表示装置に関し、特に画像を表示するためにこれら液晶画素の電圧を制御する駆動回路に関する。

### [0002]

【従来の技術】一般に、アクティブマトリクス型の液晶 表示装置は液晶層がアレイ基板および対向基板間に保持される液晶パネルを有する。アレイ基板および対向基板 の各々は透明なガラス板をベースにして形成され、液晶 層はアレイ基板と対向基板との間隙に充填される液晶組 成物で構成される。アレイ基板は複数の画素電極のマトリスクアレイと、これら画素電極の行に沿ってそれぞれ 形成される複数の走査線と、これら画素電極の列に沿ってそれぞれ形成される複数の信号線と、これら走査線お

よび信号線の交差位置近くにそれぞれ形成され各々1走査線からの選択信号に応答して1信号線を1画索電極に電気的に接続するスイッチング素子として機能する複数の薄膜トランジスタ(TFT)と、選択信号を複数の走査線の各々に供給する走査線ドライバと、画索データ信号を複数の信号線に供給する信号線ドライバとを備える。この液晶表示装置では、画像がこれら画索電極および共通電極間の電位差に対応して表示される。

【0003】例えば信号線ドライバは図13に示すように配列される複数のドライバICで構成される。これらドライバICは電源ラインVDD、電源ラインGND、データラインDATA、制御信号ラインCNTを含む共通バスラインに接続され、この共通バスラインと共に液晶パネルの外周に隣接するドライバ基板上に配置される

【0004】ところで、上述したドライバ基板を持つ液晶表示装置では、より大きな画面サイズあるいはより高い解像度を得る場合に液晶パネルの額縁寸法を増大させる必要が生じる。このため、COG(Chip On Glass)実装技術がドライバ基板を不要にするために提案されている。この技術では、薄膜配線がアレイ基板のガラス表面に露出した接続端子にコンタクトして形成され、複数のドライバICのベアチップがこの薄膜配線に半田付される。

#### [0005]

20

40

【発明が解決しようとする課題】しかしながら、現在の COG実装技術で形成される薄膜配線は比較的高い抵抗 値を持つため配線の幅を狭くすることが難しい。これ は、液晶パネルの額縁寸法を増大する要因となる。ま た、液晶パネルの製造では、一般に複数のアレイ基板が 1枚のガラス板から製造される。すなわち、各アレイ基 板の回路コンポーネントはこのガラス板を区分して得ら れる一領域に形成される。全ての薄膜配線がアレイ基板 内に配置される場合には、各アレイ基板の占有面積が増 大し、より大きなガラス板が必要となる。いいかえれ ば、1枚のガラス板から得られるアレイ基板数が減少す る。これは、液晶パネルの製造コストを増大させる結果 となる。また、共通バスラインに対応する薄膜配線だけ を外部のプリント配線板に形成することも考えられる が、このプリント配線板の利用が製造コストを増大させ るおそれもある。例えば共通バスラインが長くなると、 これが伝送信号の波形を鈍らせる寄生容量を増加させる ことから高速な信号伝送を難しくする。さらに、不要電 波がこのプリント配線板上の共通バスラインから輻射さ れ易くなる。従って、この不要電波の輻射を低減するた めにシールド層あるいは終端抵抗を余計に設けなくては ならない。

【0006】また、額縁寸法および製造コストの増大を防止するために複数のドライパICをCOG実装技術によりアレイ基板上に形成しこれらドライバIC間に渡り

10

配線の薄膜を形成することも考えられる。渡り配線はこれらドライバICをカスケード接続し、各ドライバICを経由した信号を伝送する。しかし、このような構成ではクロック周波数が5MHz程度の低い信号伝送速度しか得られない。実験によれば、クロック信号のパルス幅が1個のドライバICを通過する毎に最悪で40ns低下する。従って、正常な信号伝送を確保するためには、カスケード接続されるドライバIC数を最大で10個程度に制限しなくてはならない。

【0007】本発明の目的は、額縁寸法および製造コストを不必要に増大させることなくより大きな両而サイズあるいはより高い解像度を得ることができる液晶表示装置を提供することにある。

### [0008]

【課題を解決するための手段】本発明によれば、複数の液晶画素のマトリクスアレイ、これら液晶画素の行に沿って形成される複数の走査線、およびこれら液晶画素の列に沿って形成される複数の信号線を有する液晶バネルと、これら走査線の各々を介して1行の液晶画素を選択し、複数の信号線を介して選択行の液晶画素の電圧を選択行の液晶画素の電圧を調ける駆動回路とを備え、この駆動回路は複数の信号線を順次駆動する信号線ドライバを含み、この信号線に与イバは少なくともクロック信号および表示信号を伝送する渡り配線によりカスケード接続され各々クロック信号に同期して表示信号を順次所定数の信号線に供給するを順次のドライバICを有し、各ドライバICは表示信号と共に次段に出力されるクロック信号波形を整形するクロック波形整形回路を有する液晶表示装置が提供される。

【0009】この液晶表示装置では、各ドライバICのクロック波形整形回路がクロック信号のデューティ比を調節することによりクロック信号波形を整形するため、このドライバIC数の増大に関係なく伝送能力を維持することができる。例えば複数のドライバICがCOG実装により液晶パネルに組込まれ高抵抗薄膜の渡り配線でカスケード接続される場合において液晶パネルの額縁寸法および製造コストを不必要に増大させないために渡り配線の幅を狭く維持しても正常な信号伝送が可能となる。

【0010】具体的には、液晶表示装置がクロック周波数が25MHzから65MHz程度の高い信号伝送速度を得ることができる。従って、より大きな画面サイズあるいはより高い解像度を得るために10個以上のドライバICをカスケード接続することができる。

# [0011]

【発明の実施の形態】以下、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置を図面を参照して説明する。図1はこの液晶表示装置20の平面構造を概略的に示す。液晶表示装置20は、液晶層がアレイ基板および対向基板間に保持される液晶パネル22と、この

液晶パネル20の液晶画素の電圧を制御する表示制御回 路とを有する。アレイ基板および対向基板の各々は透明 なガラス板をベースにして形成され、液晶層はアレイ基 板と対向基板との間隙に充填される液晶組成物で構成さ れる。アレイ基板は複数の画素電極のマトリスクアレイ と、これら画素電極の行に沿ってそれぞれ形成される複 数の走査線と、これら画索電極の列に沿ってそれぞれ形 成される複数の信号線と、これら走査線および信号線の 交差位置近くにそれぞれ形成されスイッチング素子とし て機能する複数の薄膜トランジスタ (TFT) とを備え る。各TFTは1走査線に接続されるゲートと1信号線 および1画素電極に接続されたカレントパスとを有し、 走査線からの選択信号に応答して信号線を画索電極に電 気的に接続するために用いられる。表示制御回路は外部 の液晶コントローラから供給される電源電圧、画索デー 夕信号、クロック信号、その他の制御信号を入力するイ ンターフェース部25と、インターフェース部25から の電源電圧および制御信号を受取り、この制御信号の制 御により選択信号を複数の走査線に順次供給する動作を 電源電圧の下で行う走査線ドライバ24と、インターフ ェース部25から入力される電源電圧、画素データ信 号、クロック信号、および制御信号を受取り、制御信号 の制御によりクロック信号に同期して画索データ信号を 複数の信号線に順次供給する動作を電源電圧の下で行う 1対の信号線ドライバ23とを備える。これらドライバ 23および24は液晶パネル22の外周に隣接して配置 されるドライバ基板上にそれぞれ形成される。走査線ド ライバ24は複数の走査線に接続され、1対の信号線ド ライバ23はそれぞれ奇数番目の信号線および偶数番目 の信号線に接続される。この液晶表示装置では、画像が 液晶画素のマトリクスアレイを構成するために液晶層を 介して対向する複数の画素電極および共通電極間の電位 差に対応して表示される。

【0012】図2は信号線ドライバ23の構造を概略的 に示す。各信号線ドライバ23は図2に示すように配列 される複数のドライバIC1で構成される。複数のドラ イバIC1はこれらに沿って形成される電源ラインVD Dおよび電源ラインGNDに共通に接続されると共に、 これらドライバIC1間に形成される渡り配線10によ りカスケード接続される半導体ベアチップである。この 渡り配線10は各ドライバIC1を経由して画索データ 信号、クロック信号、および様々な制御信号を伝送する ために用いられる。各ドライバIC1はこれら信号を入 カバッド部2を介して受取り、制御信号の制御によりク ロック信号に同期して画索データ信号を順次所定数の信 号線に供給し、さらに出力パッド部3から次段のドライ バIC1に出力するためにこれら信号を波形整形する。 ちなみに、複数のドライバIC1のペアチップはドライ パ基板において電源ラインVDDおよびGNDと一緒に 絶縁層で被覆される。

【0013】図3は各ドライバIC1の構成を詳細に示 す。渡り配線10はクロック信号を伝送するクロックラ インCLK、画素データ信号を伝送する複数のデータラ インDATA、制御信号を伝送する複数の制御ラインC NTで構成される。ドライバIC1はクロックラインC LK、データラインDATA、制御ラインCNTをそれ それ介して入力パッド部に供給される信号を増幅する第 1パッファアンプ4、これら第1パッファアンプ4から 出力される画素データ信号および制御信号を第1パッフ アアンプ4から出力されるクロック信号に応答して同時 にラッチする第1ラッチ回路5、バッファアンプ4から 出力されるクロック信号についてデューティ比を調整す るデューティサイクルレギュレタ6、第1ラッチ回路5 から出力される画素データ信号を第1バッファアンプ4 から出力されるクロック信号に同期して順次所定数の信 号線に供給する制御ロジックCT、第1ラッチ回路5か ら出力される画索データ信号および制御信号をデューテ ィサイクルレギュレタ6から出力されるクロック信号に 応答して同時にラッチする第2ラッチ回路7、および第 2ラッチ回路7から出力される画素データ信号および制 御信号並びにデューティサイクルレギュレタ6から出力 されるクロック信号を増幅して出力パッド部3に供給す る第2パッファアンプ8とを備える。

【0014】すなわち、画素データ信号、クロック信 号、および様々な制御信号は入力パッド部3からドライ パIC1内部に供給され、さらにここで2つの伝送系路 に分配される。一方の伝送系路はこれら信号を制御ロジ ックCTに供給するために用いられ、他方の伝送系路は これら信号を波形整形して後段のドライバIC1に出力 パッド部3に供給するために用いられる。制御ロジック CTは例えば制御信号として供給されるスタートパルス をクロック信号に同期してシフトすることにより順次所 定数の信号線を選択するシフトレジスタ回路およびこの シフトレジスタ回路によって選択される信号線を画索デ ータ信号に対応する電圧に設定する出力回路とで構成さ れる。画素データ信号および制御信号はラッチ回路5お よび7で波形整形され、クロック信号はデューティサイ クルレギュレタ6により波形整形される。ラッチ回路5 および7では、画索データ信号および制御信号がクロッ ク信号のタイミングを基準にしてラッチされ、伝送によ る信号歪みを修復する。デューティサイクルレギュレタ 6は、例えばクロック信号の電圧の平均値にしきい値を 追従させながらクロック信号を整形すると共にクロック 信号のデューティー比をほぼ1:1に維持して次段のド ライバIC1へ出力する動作を行う。

【0015】デューティサイクルレギュレタ6は例えば図4に示すようなPLL回路を用いて構成される。このPLL回路はエッジ動作周波数位相比較回路6A、ローパスフィルタ6B、および電圧制御可変周波数発振回路6Cを有する。エッジ動作周波数位相比較回路6Aはバ

ッファアンブ4からの入力クロック信号と発振回路6Cからの出力クロック信号との位相を比較し、位相差に基づいて誤差電圧を発生する。この誤差電圧は制御電圧としてローパスフィルタ6Bを介して発振回路6Cに供給され、出力クロック信号の位相をシフトさせる。

【0016】上述の電圧制御可変周波数発振回路6Cは例えば図5に示すように直列に接続された複数のCMOSインパータを含む。これらCMOSインパータはローパスフィルタ6Bから供給される制御電圧によりパイアスされ出力端P1-P8,PFの放電電流を調整するMOSトランジスタを含み、最終段のCMOSインパータの出力端PFは出力クロック信号をフィードパックするために先頭のCMOSインパータの入力端に接続される。これにより、全CMOSトランジスタは図6に示すような出力クロック信号を周期的に出力端P1-P8,PFから発生する。これら出力クロック信号の位相は制御電圧の変化に追従して一定の割合で変化する。

【0017】また、デューティサイクルレギュレタ6は 例えば図7に示すようなDLL回路を用いて構成され る。このDLL回路は1/2分周回路6F、排他的論理 和6G、電圧制御遅延回路6H、乗算型位相比較回路6 I、およびローパスフィルタ6Jを有する。1/2分周 回路6Fはバッファアンプ4からの入力クロック信号を 1/2に分周し、排他的論理和6G、電圧制御遅延回路 6 H、および乗算型位相比較回路 6 I に供給する。遅延 回路6 Hは分周回路6 Fからのクロック信号を遅延し、 位相比較回路6 I および排他的論理和6 Gに供給する。 位相比較回路6 I は分周回路6 F からのクロック信号と 遅延回路 6 Hからのクロック信号とを比較し、位相差に 基づいて誤差電圧を発生する。この誤差電圧は遅延時間 を増減させる制御電圧としてローパスフィルタ6 Jを介 して遅延回路6Hに供給される。排他的論理和6Gは分 周回路6下からのクロック信号と遅延回路6日からのク ロック信号との排他的論理和に対応する出力クロック信 号を発生する。

【0018】電圧制御遅延回路6Hは例えば図8に示すように直列に接続された複数のCMOSインパータを含む。これらCMOSインパータはローパスフィルタ6Jから供給される制御電圧によりパイアスされそれぞれの出力端の放電電流を調整するMOSトランジスタを含み、1/2分周回路6Gからのクロック信号が先頭のCMOSインパータの入力端に供給される。これにより、全CMOSトランジスタは出力クロック信号を周期的にそれぞれの出力端から発生する。これら出力クロック信号の位相は制御電圧の変化に追従して一定の割合で変化する。

【0019】上述したDLL回路では、1/2分周回路6F、排他的論理和6G、電圧制御遅延回路6H、乗算型位相比較回路6I、およびローパスフィルタ6Jの出力S1-S6が図9に示すように変化する。この結果、

20

クロック信号のデューティー比がほぼ1:1に維持され 次段のドライバIC1へ出力される。

7

【0020】本実施形態の液晶表示装置によれば、画素データ信号の歪みを低減しながらクロック信号のタイミングが適正化されるため、ドライパIC1の数の増大に関係なく信号伝送能力を維持することができる。また、この液晶表示装置は渡り配線10を用いて画素データ信号、クロック信号、および様々な制御信号を伝送することから、信号伝送に必要な配線領域を低減することができる。従って、額縁寸法および製造コストを不必要に増大させることなくより大きな画面サイズあるいはより高い解像度を得ることが可能となる。

【0021】尚、上述の実施形態では信号線ドライバ23のドライバIC1がドライバ基板に形成されたが、図10に示すようにCOG実装技術によりアレイ基板9の外周上に形成し、これらドライバIC1間に渡り配線10の薄膜を形成することもできる。この渡り配線10はこれらドライバIC1をカスケード接続し、各ドライバIC1を経由して画素データ信号、クロック信号、および様々な制御信号を伝送する。この場合、液晶表示装置がクロック周波数が25MHzから65MHz程度の高い信号伝送速度を得ることができる。従って、より大きな画面サイズあるいはより高い解像度を得るために10個以上のドライバICをカスケード接続することができる。

【0022】また、渡り配線は信号線ドライバ23だけでなく走査線ドライバ24にも適用して良い。さらに上述の実施形態は、複雑化を避けるために電源ラインVD DおよびGNDを介してドライバIC1の回路コンポーネントに共通に供給される電源電圧についてのみ説明されたが、実際にはこの共通な電源電圧の他に回索データ信号に対応する画素電極用駆動電源電圧および共通電極用基準電源電圧も必要とされる。

【0023】液晶パネル20の外形寸法および配線抵抗 による電圧降下が比較的小さい場合には、渡り配線10 がこれら電源電圧を供給する電源ラインについても適用 できる。この場合、図11に示すように電圧安定回路1 2が電源入力パッド部11および電源出力パッド13と 共に各ドライバIC1に付加される。様々な電源電圧は 電源入力パッド部11を介してドライバIC1に入力さ れ、パッファアンプ4、ラッチ回路5、デューティサイ クルレギュレタ6、ラッチ回路7、バッファアンブ8、 および制御ロジックCTのような回路コンポーネントに 供給されると共に電圧安定回路12に供給される。これ ら電源電圧は電圧安定回路12でそれぞれ安定化され、 電源出力パッドを介して次段のドライバICに出力され · る。ちなみに、上述の電圧安定回路12は各ドライバI C1において各電源電圧毎に独立に設けられても良い。 【0024】上述の電圧安定回路12を各ドライバIC 1に組み込んだ上で、渡り配線10がクロック信号、画 素データ信号、その他の制御信号用の信号ラインに加えて全ての電源ラインを含むように構成されれば、電源電圧を供給するために外部パスラインを用いる場合よりも信号ドライバ23の配線領域を低減できる。

【0025】さらに、複数のドライバIC1が入力パッド部2および電源入力パッド部11を一方の短辺に配置すると共に出力パッド部3および電源出力パッド部13を他方の短辺に配置したアスペクト比1:5以上の矩形形状を持ち、図12に示すようにアレイ基板9の外周に配列すれば、渡り配線10がほぼ直線的となりドライバIC1の間隔も効果的に低減できる。

【0026】尚、図12では、各々渡り配線10がフレキシブルな樹脂フィルム上に形成された複数の渡り配線チップ100が複数のドライバIC1間にそれぞれ配置され、これらドライバIC1が渡り配線チップ100上の渡り配線10によりカスケード接続される。

【0027】もし液晶パネル20の外形寸法および配線抵抗による電圧降下が比較的大きい場合には、画索電極用駆動電源電圧および共通電極用基準電源電圧のみ外部の共通パスラインを用いて各ドライバICに直接供給すればよい。このような場合でも、外部の共通パスラインのライン数は低減される。すなわち、多くの領域がこの共通パスラインによって占有されないため、額縁寸法の増大を抑制できる。

【0028】上述の変形例では、信号線ドライバIC1が極力外部バスラインを用いずに信号伝送するように構成される。複数のドライバIC1が渡り配線によりカスケード接続される場合、伝送信号が各ドライバIC1を経由する毎に歪むが、この歪みは各ドライバにおいて伝送信号の波形整形を行うことにより解消される。従って、ドライバIC1の数が伝送信号に生じる歪みのために制約されることがない。

【0029】また、電圧安定回路12が各ドライバIC 1に設けられ、ドライバIC1の外部要因で生じる電圧 変動およびドライバIC1の内部負荷により生じる電圧 変動に対して電源電圧を安定に維持する。これにより、 電源電圧の供給についても共通パスラインの代りに渡り 配線を利用できるようになる。

# [0030]

【発明の効果】本発明によれば、額縁寸法および製造コストを不必要に増大させることなくより大きな画面サイズあるいはより高い解像度を得ることができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置を概略的に示す平面図である。

【図2】図1に示す信号線ドライバの構造を概略的に示すプロック図である。

【図3】図2に示す各ドライバI Cの構成を詳細に示す 回路図である。

【図4】図3に示すデューティサイクルレギュレタとし

て用いられるPLL回路の構成を示す回路図である。 【図5】図4に示す電圧制御可変周波数発振回路の構成 を示す回路図である。

【図6】図5に示す電圧制御可変周波数発振回路の動作 を示すタイムチャートである。

【図7】図5に示すデューティサイクルレギュレタとして用いられるDLL回路の構成を示す回路図である。

【図8】図7に示す電圧制御遅延回路の構成を示す回路 図である。

【図9】図7に示すDLL回路の動作を示すタイムチャートである。

【図10】図2に示すドライバICがアレイ基板上に実装されたときの配線状態を示す斜視図である。

【図11】図2に示す渡り配線を電源ラインにも適用する場合に各ドライバICに付加される電圧安定化回路を説明するための回路図である。

【図12】図11に示す電圧安定回路を持つドライバI Cがアレイ基板上に実装されたときの配線状態を示す斜 視図である。

【図13】従来の液晶表示装置の信号線ドライバの構造を概略的に示すブロック図である。

10

【符号の説明】

1…ドライバIC

2…入力パッド部

3…出力パッド部

4…バッファアンプ

5…ラッチ回路

6…デューティサイクルレギュレタ

7…ラッチ回路

8…パッファアンブ

9…アレイ基板

10…渡り配線

22…液晶パネル

23…信号線ドライバ

CT…制御ロジック

【図1】

